求问这个regulator的原理或来历，可提供1.5G内30dB的PSRR

A 225mW 28Gb/s SerDes in 40nm CMOS With 13dB
of Analog Equalization for 100GBASE-LR4 and
Optical Transport Lane 4.4 Applications
论文共两页用到了一个regulator可以同1.5G带宽内的30dBpsrr
这篇论文中图19.2.4非常牛逼
但是晚辈不懂原理求大牛指点不胜感激！
PS无法添加附件还请原谅

我认为主要应该是通过C1来提高PSR。当VDD变化时，C1使MPs的Gate跟随变化，所以高频的PSR很好

能上个 论文嘛

上个图也好啊