微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > MOS管在截至状态下的耐压情况

MOS管在截至状态下的耐压情况

时间:10-02 整理:3721RD 点击:
不知道有没有哪位大侠知道3.3v 的nmos在截至状态下是否能耐住5v电压,具体接法:S和G接地,D接5v,不知道这样gate会不会被击穿

看工艺曲线

标准的GGNMOS结构..用在ESD保护电路.. big width size
前提..drain端vcontact离gate距离要远, 不salicide..增大rds.
layout follow fab ESD design rule is enough..

谢谢楼上回答,ESD的画法是为了抵御瞬间很大的电流冲击,如果使用中的电流不像ESD电流冲击那么大,约50mA左右,并且只持续1-2us的时间,不按照ESD rule的画法是否也能抗的住呢?

测栅极电流,如果有击穿危险的话,仿真器会报!

G-D间的氧化层介质会受到损伤,降低寿命。

应该不会breakdown,但是有reliability问题,如果你是学生发paper,问题不大,如果你做product就不行了。

以前曾经做过实验,印象中3.3V的管子5v下能持续工作挺长时间,6v可能马上就坏了。

这个还是看工艺参数吧。有BV的。
我们用的3V管子最高都能撑到5V的。

根据我的经验,3.3V的管子用到4.5V没问题的,但一过4.8V性能就很差了,到5V也能用,reliability降低。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top