关于0.35um和在.5um工艺的耐压讨论`

这几天一直在思考这个问题,主要原因是因为看到市面上新出的一些产品,耐压既不是通常0.35um的3.3V,也不是0.5um工艺的5V,而是4.3V.
一般来说,工艺的EDR会写的比较清楚,工艺里面所提供的NMOS,PMOS其各个端口之间的耐压数值. 0.35um工艺,其gate和source或者drain的最低耐压为7V左右, 而在.5um工艺中,这个数值大约在9V. 但是考虑到器件的工作寿命,长期可靠性,0.35um工艺中的器件一般应用在3.3V的系统,而0.5um工艺应用在5V的系统.
但是,一般锂电池供电电压为4.3V,为了满足这个领域的应用, 有的会选择0.5um工艺, 但是有些设计用0.5um不容易实现,所以这些设计就可能投机取巧,采用0.35um的工艺实现,同时为了满足锂电池的应用,号称可以耐压4.3V. 这一定程度上会影响产品的长期可靠性.
一家之言,欢迎拍砖.

0.35um工艺里面不是也有5V的管子吗?

3.3V里面可以用5V耐压的Device

那是dual gate工艺. 但是5V器件本身性能和3.3V有差异,有些性能是3.3V可以做到而5V做不到的.
如果用的是5V的器件,耐压完全可以说成是5V, 而没有必要说成4.3V.
这是我的两个理由.

做一些电路的处理就可以了