微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 5V制程NMOS power switch如何解决耐压问题?

5V制程NMOS power switch如何解决耐压问题?

时间:10-02 整理:3721RD 点击:
用5V制程做NMOS power switch,gate端用charge pump升到10V,chip Shutdown时用NMOS对power switch的gate电位进行下拉,那么下拉管的VDS要承受10V压差,很可能被打坏,请问各位大侠,有什么好方法解决这个问题吗?多谢了!

堆叠管子了。

为什么不关掉charge pump?

5V制程怎么可能承受10V,除非你任何时刻都保持每个管子的DeltaV都在5V以内,堆叠功率管不是好办法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top