poly连接pmos衬底与vdd,why？

很多个pmos共在一个n井，他们的衬底共同连接到大poly后再连接到vdd，这是为什么?
为何要这个大poly?
不像是解决天线效应，大poly也不是作为poly电阻，因为poly电阻有其固定的layout

衬底怎么接到poly上的?通过什么layer?

衬底通过金属连到poly的一端，再在另外一端连接vdd

翻啥版图呢?
也许就是个dummy ,不值得研究

国内还是这样做么，反向的时候，总是在猜这是什么。

我的衬底好像是直接接VDD了,不记得有poly,这应该是什么高端接法吧.学习下.

substrate 一般是接VDD透過POLY電阻
該不會是 substrate driven ?
有些PAPER 會提過有用 substrate current不論是LEAKAGE 或是特別去灌
目的是調MOSVTH 電壓
在INTEL 類CPU 中會利用此法調 mosVTH ..
analog design 好像RF 類也會特別用
一樣是調 VTH..
還是說高溫下SUBSTRATE LEAKAGE 會因POLY電阻高溫下改變VTH ?

RF里会用到吧。删也会接个大电阻再出去。
用作rf里的开关还是哪里忘记了。
好像可以提高线性度

要把这管子在的电路说下才便于分析吧

xianliu?限流?

难道是做噪声隔离的

不知道你说的大POLY是不是指它的宽度大，如果是的话可能有两个作用：
1，限流，整流。
2，提高VDD脚的ESD能力。
流经这个电阻的电流决定了这个电阻阻值不会 太大。

这个电路是低频的还是高频的?

低频 低频 低频

确定没有接错?这样有可能发生pn结正偏。

ESD。