想写一个10bit的理想DAC,用verilog-A的代码编写一直出错,
时间:10-02
整理:3721RD
点击:
genvar一直报错说不存在
有哪位大神指导这个是个什么错误么,或者单元库里的dac怎么改进才能用,以前没学习过verilog-A很多语法不太懂
在ahdlLib中找dac8bit_ideal,把它修改成10bit的,应该比较容易
在ahdlLib中找dac8bit_ideal,把它修改成10bit的,应该比较容易