pad上via怎么那么稀疏

rule有什么规定?

是foundry提供的PAD吗，
电流能力应该有说明吧 ?

pad有专门的规则，与普通的rule不一样，via一般比普通的要稀疏

我不知道他是有意的，还是说这个IO做的不好

可是这是基于什么考虑呢?VIA过多仅从电学上讲应该就是电容大点，如果像电源IO这样连速度要求都没有的，那么直接密集普通rule允许的程度好了，为什么还要在pad上改变规则让via更稀疏一点?

你可以这么想，VIA打太多会导致间距太近而违反DRC，同样单个VIA打大了也是DRC不允许的，而打的稀疏并不会违反DRC，为什么?打密了违反DRC本身就说明了太密集有问题。
我觉得通孔这个东西并不是越多越好，太多了太密了，金属材质就会被通孔改变太多。PAD上实际不需要太大的纵向电流能力，反而通孔太多会影响金属本身的导电能力。还有的说法是不同的工艺，通孔的导电能力和金属比较还是有不同的，有的强有的弱。无论如何，打太多没必要。一般大电流主要是横向走顶铝。
但是太少也是不行的，在绑线的时候，VIA密度太少，会导致PAD在绑线时破裂。这里有个参考值，VIA在PAD上密度不小于3%。我们做的一般比这个高一点点。

好详细，学些了！3Q！