LMK04828 PLL问题

TI工程师：

      您好！想向您咨询一下LMK04828的问题，LMK04828具有级联PLL的功能，来更好的实现jitter cleaner
但是，如果使用级联PLL的话：CLKIN --> PLL1 --> VCOX --> PLL2,这样不论CLKIN是多少，PLL2输入的频率始终是和VCOX的频率相关的；
例如：CLKIN = 200M ;VCOX = 100M ,那么PLL2的输入为100M，和CLKIN的200M，没有啥关系，是这样的么？
如果和CLKIN没多大关系，那么CLKIN选择多少频率又会依据什么标准呢？

这个产品最早的目标客户是无线通信里面的射频拉远单元的

Clkin的频点是由拉远单元回恢复出来的，频点基本是无法改变的而且相噪很差。

输出是系统要求的，频点基本也是固定的，而且要求相噪要好。

请问你PLL1 CLKIIN必须要有输入吗？很多TI官方参考设计都是给PLL1参考输入10M,给PLL2参考输OSCin 122.88M（或者100M）,这两者到底有什么关系，缺一不可吗？谢谢！望详解

LMK04828是两级PLL级联的，但是可以通过修改寄存器设置只使用PLL2，如果不使用PLL1，则CLKIN不需要输入信号，直接通过OSCin给PLL2提供参考输入。 

10M 的大恒温晶振是标准的频点，很容易买到

122.88M是现在无线通信里面的标准频点，无线里面的频点都是3.84M的整倍数。

对于芯片来说，CLKIN不是必须输入的。

对于你的系统，要自己判断。如果不从前级引入10Mh，那么系统的前级和后级的频点是没有联系的。

如果采用双PLL1模式，PLL1的参考输入10M，和PLL2输入ocsin 122.88M，那么10M起什么作用？谢谢！其实想用LMK04828提供两片ADC同步，如下图，这样可以吗？谢谢

10m是前级给的。可以起到系统同源的问题

如果只是给两片ADC同步，那么就没有必要了。

是JESD204B的ADC吗？如果不是，建议用LMK04808

使用PLL1时，设置较小的环路滤波器带宽，可以为PLL2提供干净的参考源，减小PLL2带内的相噪。

第一，请问如果只给PLL1提供参考时钟10M.  PLL2参考时钟122.88M不提供，可以产生ADC所需要的时钟吗？第二，PLL2参考时钟必须是压控的吗？可以提供固定频点的时钟吗？谢谢

你好，是的，我想同步JESD204B接口的2片ADC,同时希望能支持内外参考时钟切换，有什么好的建议！

答案很简单

1 不可以的

2 必须的。特殊时，晶振也可以的，但是要特殊设计，变容管不好设计

想用LMK04828同步两片ADC，其中要求能实现外参考时钟（假如20M）和板载参考时钟切换，请问有什么好的建议，目前比较纠结这个！看了TI很多设计，官方直接是提供外采样时钟1GHZ给ADC，我们想法是像常规设计提供外参考时钟（假如20M）给LMK04828倍频到1GHZ给ADC,同时可以和板载的参考时钟内外切换！

zhongjian kang

想用LMK04828同步两片ADC，其中要求能实现外参考时钟（假如20M）和板载参考时钟切换，请问有什么好的建议，目前比较纠结这个！看了TI很多设计，官方直接是提供外采样时钟1GHZ给ADC，我们想法是像常规设计提供外参考时钟（假如20M）给LMK04828倍频到1GHZ给ADC,同时可以和板载的参考时钟内外切换！