PLL ‘LMX2531 LQ1500’ 没有输出 请大家帮帮忙
大家好：
我们有两块相同的PCB板，上面有PLL ‘LMX2531 LQ1500’ 和clock buffer 以及配置他们的FPGA。 第一块板子的PLL工作正常（输入10M，输出1.5G）。但第二块板子上的PLL没有输出。两块PCB板布线和器件都是一样的，只是PCB厂家不一样而已。 而且第二块板子中我们测试了他的时钟输入， LE,CE在配置后都是到所需的状态。 用的FPGA配置程序也是一样的。 后来我们认为是pll芯片出问题，就换了一个新的PLL新片，但仍然没有输出。而且我们将输出端（到clock buffer）切断，再通过一个49欧左右的电阻接地。 仍然是没有输出。
各位有什么新的想法？实在是想不出什么来解决定位这个问题。
谢谢~~
为什么完全相同的PCB还是两个厂家生产的?建议检查方法定位思路如下:
1.交叉确认单板的参考时钟10M是否正确:
2.确认uwire配置时序到芯片端是否正确.周边电路和供电是否正确?
3.芯片互换测试,或者用同一家的.另一块PCB确认;
Feng,
非常感谢您的建议，我测试过
1，10M的输入时钟正确
2，芯片时序在另外一块板子上能工作，说明没问题。我也测过，和第一块板子对比时序是一样的。供电是正常的。
倒是看到有个问题，datasheet上说 R5寄存器和R1之间要间隔10毫秒，这个之前是没有的。今天我在R5配置完之后人为延时10毫秒，然后再配置后面的方法来保证延时。但仍然没有。
3，这个还没法测，太复杂，要到专门的公司才能弄。
能否再提供些建议呢，谢谢，
su
请找PCB厂商来做切板分析，另外SMT之前是否有对裸板做SI分析？这样的问题看起来甚至需要确认布线功能。
lmx2531还有强大的一个内部测试功能,你可以做Fast Test功能: 如下图:可以通过寄存器控制,将R divicer/2或N Divider/2从锁定指示管脚输出.用示波器/频谱仪看频率是否正确.是否两个频率都有. 你看下什么结果,谢谢!
寄存器是R3,在手册25页有详细说明
FoLD[3:0] -- Multiplexed Output for Ftest/LD Pin
The FoLD[3:0] word is used to program the output of the Ftest/LD Pin. This pin can be used for a general
purpose I/O pin, a lock detect pin, and for diagnostic purposes. When programmed to the digital lock detect
state, the output of the Ftest/LD pin will be high when the part is in lock, and low otherwise. Lock is determined
by comparing the input phases to the phase detector. The analog lock detect modes put out a high signal with
very fast negative pulses, that correspond to when the charge pump comes on. This output can be low pass
filtered with an RC filter in order to determine the lock detect state. If the open drain state is used, a additional
pull-up resistor is required. For diagnostic purposes, the options that allow one to view the output of the R
counter or the N counter can be very useful. Be aware that the output voltage level of the Ftest/LD is not equal to
the supply voltage of the part, but rather is given by VOH and VOL in the electrical characteristics specification.
为啥一样PCB要两个厂家呢,还有个建议就是在各焊两块板?
PCB的电特性要首先确认OK,焊元件前是否每个TP,管脚地方都用完用表测量,以免范低级错误.
Feng,
根据你的建议，我测试了两个板子Ftest的输出。情况如下：
1。新板（不能工作的板）10M的输入，需要1500M的输出（既N=150, R=1）。
将FoLD的管脚分别设置为‘N Counter output divided by 2’ 和 'R Counter output'。两种情况下的 输出都为周期1.263M 的方波。
旧板（能工作的板）10M的输入，需要1500M的输出（既N=150, R=1）。
将FoLD的管脚分别设置为‘N Counter output divided by 2’ 和 'R Counter output'。两种情况下的 输出都为周期5M 的方波。
两者的确有区别，但这个说明了什么意思呢？
2。
新板（不能工作的板）10M的输入，需要750M的输出（既N=75, R=1）。
将FoLD的管脚分别设置为‘N Counter output divided by 2’ 和 'R Counter output'。两种情况下的 输出都为周期1.263M 的方波（和前面一种情况是一样的）。
旧板（能工作的板）10M的输入，需要1500M的输出（既N=150, R=1）。
将FoLD的管脚分别设置为‘N Counter output divided by 2’ 和 'R Counter output'。两种情况下的 输出都为周期1.389M和1.136M相间隔的方波。
新板的输出没变？ 这说明什么问题。
3。 将FoLD的管脚都设置为‘Digital Lock detect’.
新板输出为0，说明没有锁定；旧板输出为1，说明锁定，实际测量也是有输出的。
4. 新板（不能工作的板）10M的输入，需要2500M的输出（既N=250, R=1）。
将FoLD的管脚设置为‘N Counter output divided by 2’, 输出为：（这个输出是什么意思， 怎么理解呢？）
图片上传不了~~!. 描述下：输出为周期在变化的方波。
你好, 你是否描述错了?LMX2531LQ1500E的频段为 749.5 - 755 MHz/1499 - 1510 MHz没有2500M.
如果需要2500M请使用:LMX2531LQ2570E 1168 - 1395 MHz/2336 - 2790 MHz
N Counter output divided by 2应该是:=VC0/N/2,另外一个应该是R Counter output divider by 2:=REF/R/2
因此对于 case1中的 第二个旧板的测试结果是对的.
第一个新板测试如果:R Counter output divider by 2:也是1.263M的话至少有两种可能:参考没有被识别或设置错误.
通过修改R divider看这个频率是否变化来排除第2种可能.对于第一种可能参考没有识别需要检查参考除了10M.是否有还有其他干扰信号.摆幅是否够,是否交流匹配
对于case 2:第一个测试同上
第二个测试与case1中的第二个测试矛盾, 请确认;
feng,
本来想按你说的测， 今天刚测了下旧板（之前认为能工作的那个）， 发现其他的设置得出的都差不多是1500M的输出。旧板测试如下：
1。 N=75, R=1, Ftest 输出为：‘N counter output divided by 2’: 输出如下： 频率大概为1500M. Ftest 输出为1.389M ,1.136M 交替的方波
2。 N=150, R=2, Ftest 输出为：‘N counter output divided by 2’: 输出如下： 频率大概为1500M. Ftest 输出为1.136M 的方波
继续上面的测试：
3。 N=75, R=1, Ftest 输出为：‘R counter output’: 输出如下： 频率大概为1500M. Ftest 输出为10M 的方波
4. N=150, R=2, Ftest 输出为：‘R counter output’: 输出如下： 频率大概为1500M. Ftest 输出为5M 的方波
从上面的测试结果看来之前认为能工作的旧板貌似只能输出1500Ｍ, 设置对他每有作用？
对于旧板子（之前认为能工作的板子）的这个问题之前一直都没有发现，因为他恰好能在我们需要的１５００Ｍ输出工作。
还是配置的程序有问题？
配置寄存器值为：基本上就是改了 Ｎ, Ｒ, 其他都是默认值。
//Serial data to be clocked out to PLL's registers (in this order)
parameter PLL_R5_INIT1 = 24'h840005; //100001000000000000000101
parameter PLL_R5_INIT2 = 24'h800005; //100000000000000000000101
parameter PLL_R5 = 24'h8007F5; //100000000000011111110101
parameter PLL_R12 = 24'h01048C; //000000010000010010001100
parameter PLL_R9 = 24'h000BA9; //000000000000101110101001
parameter PLL_R8 = 24'h030008; //000000110000000000001000
parameter PLL_R7 = 24'h000107; //000000000000000100000111
parameter PLL_R6 = 24'h088006;
parameter PLL_R4 = 24'h000004;
parameter PLL_R3 = 24'h378003;
parameter PLL_R2 = 24'h400412; ／／Ｒ＝１
parameter PLL_R1 = 24'h3E0001;
parameter PLL_R0 = 24'h960000; ／／Ｎ＝１５０
对于新板子（原来就不工作的板子），重复以上测试：
1。 N=75, R=1, Ftest 输出为：‘N counter output divided by 2’: 输出如下： Fout没有输出. Ftest 输出为1.25M 的方波
2。 N=150, R=2, Ftest 输出为：‘N counter output divided by 2’: 输出如下： Fout没有输出. Ftest 输出为1.126M/1.4M交替的方波
3。 N=75, R=1, Ftest 输出为：‘R counter output’: 输出如下： Fout没有输出.. Ftest 输出为10M 的方波
4. N=150, R=2, Ftest 输出为：‘R counter output’: 输出如下： Fout没有输出.. Ftest 输出为5M 的方波
看出‘R counter output’输出是正确的，但‘N counter output divided by 2’输出不正确，这个说明了什么呢，是什么造成的？
电路设计图中与ｄａｔａｓｈｅｅｔ给出的有点不一致：
这会有什么影响？ 如果是这个影响，旧板子在１５００Ｍ下如何仍然能工作（虽然在其他频率没有正常）。而新板子却没有输出呢？
对于你最新测试的1和2: N=150, R=2和N=75, R=1的设置应该不符合该器件要求.
这个测试有问题的,"差不多是1500M的输出"确切是多少? 是否锁定?是否会随着你设置的频率而改变?看上去你所说的旧板也处于一种不正常的工作状态,请确认PLL是否锁定.
R=2的时候应该不能锁定的,低频段是靠输出分频器div2分的,参考寄存器R3
同上: N=150, R=2和N=75, R=1的设置应该不符合该器件要求.
从你的3,4测试只能说明参考已经识别到了,结合测试1,2看上去是VCO出来的频率没有识别,请看锁定指示是否锁定;请看环路滤波是否正确
你好,后面的测试与最开始的不一致.请确认PFD=VCO/N=REF/R=1500/150=10/1
请先确认老板工作正常的配置(可以锁定的配置),结合LMX2531的配置软件如下:
http://www.ti.com/tool/codeloader
然后再检查新板的工作.
feng,
您说的 'N=150, R=2和N=75, R=1的设置应该不符合该器件要求'
我还不大明白，按照文档 输出的频率 Fout=OSC *N/R?
如果是这样，那输出频率不是应该就是10*150/2 = 10*75/1 = 750M 么？这个我有点迷糊了
后面我再继续按您建议测试下。
谢谢您
请仔细阅读手册确认你所选用的LMX2531LQ1500频段, 该器件的VCO频段见手册第9页如下图，如果你需要750M, 需要用设置寄存器div2分频出来，而不是VCO直接出来。PLL每次配置完成后，需要确认锁定指示，谢谢！
feng,
根据您的建议，我测试了新旧板，现在用N=151, R=1来测试，输出应该在1510M(在器件要求的频段内)，结果如下：
这样看来，的确是N 的那一路有问题，后面应该怎么测试呢？如何测试环路哪里有问题？还是要侧其他什么的？
对比正常工作和不能正常工作两个板的CPout有什么区别，其他管脚输出是否有区别？提供环路带宽仿真结果。参数外部那几个C1,C2,R2是否一致正确？
请下载下面的使用指南，硬件原理图与下面使用指南第8页一致。
http://www.ti.com/lit/ug/snau057/snau057.pdf
仿真工具：national clock design tool下载地址：
http://www.ti.com/tool/clockdesigntool
配置工具：coderloader下载地址：
http://www.ti.com/tool/codeloader
feng,
我刚测试过，两个板间电压有几个有区别，如下表：
其他的点两个板子是一样的。
另外，我测了下表中几个列出的回路及上面的器件在下电状态下电阻电容值及各点对地电阻都是一样的，没有区别。
下图是测试点位置：图中兰线圈出的部分与ｄａｔａｓｈｅｅｔ上有点不同，但旧板能工作，是否说明不是这个原因造成的？
我怎么感觉你这个芯片有部分电都没有供上呢？请X光确认焊接没有问题，确认芯片从正规渠道采购的是好的。建议你换个芯片或者换块板吧。
详细说明如下。
6 VregBUF - Internally regulated voltage for the VCO buffer circuitry. Connect to ground with a capacitor.
VrefVCO If the VrefVCO capacitor is changed, it is recommended to keep this capacitor between 1/100 and 1/1000 of the value of the VregVCO capacitor.
Because this pin is the output of a regulator, there are stability concerns if there is not sufficient series resistance. For ceramic
VregVCO capacitors, the ESR (Equivalent Series Resistance) is too low, and it is recommended that a series resistance of 1 - 3.3Ω is necessary. If there is insufficient ESR, then there may be degradation in the phase noise, especially in the 100 - 300 kHz
offset. Recommended values are from 1 μF to 10 μF.
VregPLL1，VregPLL2：The choice of the capacitor value at this pin involves a trade-off between integer spurs and phase noise in the 100 - 300 kHz
offset range. Using a series resistor of about 220 mΩ in series with a capacitance that has an impedance of about 150 mΩ at
the phase detector frequency seems to give an optimal trade-off. For instance, if the phase detector frequency is 2.5 MHz, then
make this series capacitor 470 nF. If the phase detector frequency is 10 MHz, make this capacitance about 100 nF.
.
ＬＥＩ,
您说的 SMT之前对裸板做SI分析， 这个主要是用来检测什么功能？ 您觉得pll电路需要分析吗？
对这方面不是很了解，个人觉得pll电路外面就是些电容电阻，对信号要求（除了输入时钟）要求不是很高的？
feng,
非常感谢您的建议。
新板芯片之前因为不工作已经换了一个新的ＰＬＬ，板子上芯片很多，各种芯片都很贵，再弄一块新的就很不容易了。
你们新板只做一块么？请确保硬件原理图与我们EVM一致。把芯片取下来确认下PCB上的PIN22，PIN27管脚的电是否供上了电压多少?
Hi Zhen Su，
抱歉我后来没有特别关注 Robin为您的做分析。
单独就之前对您的回复是因为从问题上来看比较先确定一下板子本身的问题，即便是理想情况每个PCB厂商做的板子会有或大或小的差别，阻抗也会有差异，您可以对两种裸板对比的量测一下。当然首先也要排除简单的hardware 功能问题。
zhen su 测试结果如何了?PIN22，PIN27管脚的电是否供上了电压多少? 有没有把芯片换在好板子上做交叉测试?
Feng,
非常感谢您的继续关注！
测试结果如下：
There are four power supplies to the PLL chip, namely VCCdig, VCCvco,VCCbuf,VCCpll. And we just measure the voltage drop on the resistors, if there are no voltage drop on resistors, or in other words all voltage is imposed on the capacitor, it means that that path is not connected to the pad of the PLL chip.
你好,R274,R275没有压降是否可以说明是VCCvco和VCCbuf没有连上?所以导致了芯片内部的Regulater没电
Feng,
这个可能性很大。 我们还在想有什么方法可以确认的，要不然就送到工厂看看是什么情况。
手上有没焊的光板么?用万用表量下焊盘和外面供电是否通的就知道什么原因了,可能就是PCB问题,没有连上
Hi Feng,
经过厂检， 的确是没焊上。
非常感谢您及其耐心的帮助！
Zhen
zhen su:
很高兴能够解决你的问题。
(delete)..
你好，可能是有连焊。用放大镜仔细看下，用万用表量下。另外芯片换过么，请从正规代理商购买不要把已经损坏的重新使用。