CDCE72010 PLL LOCK不锁定问题（急求）
时间：10-02
整理：3721RD
点击：
TI工程师，你好：
在使用CDCE72010 PLL芯片时出现PLL LOCK锁不上的问题。我采用SEC Frequency 10MHZ，VCXO为768MHz。PFD Frequency=80KHZ，LOCK detect配置如下图所示，Y0、Y1、Y2、Y3、Y6、Y7、Y8=8分频，Y4、Y5=4分频。
寄存器值为
REGISTERS
REG0=E83C0AB0
REG1=69080051
REG2=E9080002
REG3=69080003
REG4=68800004
REG5=68800005
REG6=68040006
REG7=680407A7
REG8=E9080178
REG9=69000C49
REG10=01DC07CA
REG11=80003F8B
REG12=61E09B0C
外部滤波器参数，如下图所配置。
但实际测试中 PLL_LOCK管脚电平为低，读取寄存器12的bit 6也是0.请问是什么原因导致锁不上呢。
你好, 你先把你的环路放宽了看结果如何,或者提高监相频率.请告知结果,谢谢