微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > pure virtual funtion

pure virtual funtion

时间:10-02 整理:3721RD 点击:
system verilog中和普通的virtual method有何不同?
为什么要用它?UVM中什么地方需要用到它?

pure virtual function 在base class中不能包含它的定义.
它的作用就是强制你在derived class重写这个函数,如果你不重写,而直接调用这个函数,就会报错并且提醒你是哪个pure virtual function 没有被重写。
UVM其实用了大量的pure virtual function, 例如create()。只不过它在UVM_OBJECT这个类里面已经重写了,而搭环境一般是扩展uvm_object,所以感受不到。

111111111111111

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top