微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 还要base sequence吗?

还要base sequence吗?

时间:10-02 整理:3721RD 点击:
在uvm 1.1中,为了简化raising & dropping of objection, 我们一般会创建一个base sequence,并在pre_start和post_start中raise, drop. 然后在child sequence (有时称为user sequence)中调用“`uvm_do" 或”`uvm_do_with" 发送。
但在uvm 1.2中,我们直接可以设置"set_automatic_phase_objection(1)". 那么还需要"base sequence"和“user_sequence"吗?

base应该可以多干些其他事情

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top