微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > system Verilog的类中的virtual和pure virtual 类有什么分别,各自有什么作用,谢谢

system Verilog的类中的virtual和pure virtual 类有什么分别,各自有什么作用,谢谢

时间:10-02 整理:3721RD 点击:
各位好,刚学习systemVerilog,不明白class中的virtual 和 pure virtual修饰符的作用,请大家解释下,谢谢

pure virtual表示这个class不可以直接例化,必须重新定义其中的方法。另外virtual修饰的class,在调用其中的方法时会根据对象的类型而非句柄的类型来决定调用哪一个的方法。没有看书,可能有错,仅供参考,如果有错,欢迎指正,共同进步!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top