微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 请教!--VCS生成SAIF出现问题

请教!--VCS生成SAIF出现问题

时间:10-02 整理:3721RD 点击:
大家好!
我想用VCS生成saif文件(Generate a backward saif file),并使用primepower进行功耗估计,现在生成saif文件(Generate a backward saif file)时出现问题,我的流程如下:
1、In DC(Generate a forward saif file):
rtl2saif -output $base_path/hao_output/cnt_updown_fw.saif-design updown_counter
lib2saif -output $base_path/hao_output/lib_fw.saiffast_1v32c0.db
It is right!
2、use vcs to simulate the testbench :
我的测试模块名tb_cnt_updown。
always begin
#2601000 $finish;
end
initial begin
$set_gate_level_monitoring ("rtl_on");
$read_lib_saif ("./hao_output/lib_fw.saif");
$read_rtl_saif("./hao_output/cnt_updown_fw.saif" , tb_cnt_updown.M1);
$set_toggle_region(M1);
$toggle_start();
#2001000;
$toggle_stop();
$toggle_report("updown_counter.saif",1.0e-9,tb_cnt_updown);
end
任务$toggle_report出现问题,我试过了,屏蔽改任务则VCS运行无问题,否则就会报错,,,,我的VCS版本是Version X-2005.06 。请问各位高手,错误出在哪里呢,,,,

我想的是VCS直接生成saif文件,不用VCD文件转,因为先生成的VCD文件太大了,请高手指教,,,

:o

........自己VCS的问题,,,,,,,换用NC-VERILOG解决。

请教一下 backward saif file 怎样理解,还有见到 forward

小编。我遇到和你同样的问题,你最后是怎么解决的啊?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top