uvm验证问题，如何停住DUT里面一个RTL的运行

如果期望暂停后依然处于正常运行状态的话：
如果DUT 没有接口或寄存器支持暂停的话，似乎怎么样都不能通过仿真环境来暂停；
如果DUT有这样的支持的话，对于接口可以下激励，对于寄存器可以前后门访问；
如果不期望暂停后依然处于正常工作状态的话：
可以分别对两个DUT施加不同的时钟激励，达到状态，通过config_db关闭时钟，但是不清楚细节，不知道这样做能不能满足要求；