UVM Reg_Model对于XILINX IPRAM 如何建立BACKDOOR访问

如题，我想使用UVM_MEM 来建立对 XILINX IP RAM 的BACKDOOR访问
在对自己描述的
reg[WIDTH-1:0] data[0:SIZE-1];
可以是使用
mem.configure(this,"modelname.data")
来索引进行BACKDOOR 访问；

对于XILINX IP RAM
mem.configure(this,"这里应该添加什么索引路径")；

HI,同学们，在xilinx FAE Grace 的帮助下获得了正确的答案与大家分享：
通常对于IP,我们在工程中include的仿真模型是基于netlist的xxx_funsim.v文件。
需要对其进行behavior model的替换；
需要在IDE的TCL console中运行下面的命令来找到这些文件进行替换：
我的IDE环境vivado15.2的是下面的命令：xxx是你建立的IP instance的名字
report_compile_order -used_in simulation -source -of [get_files xxxx.xci];
然后就可以在这两个文件中找到memory object的正确路径了；

顶小编，小编好人