关于SystemVerilog的系统任务与函数

论坛里高手如云，小弟初来乍到向各位前辈请教。
小弟现刚刚开始深入学习SV，在看一些源代码时，其中有许多的SV的系统任务和函数不太了解。
主要是不太了解它们的具体功能和用法。
向论坛中的各位前辈求教，不知达人们是否有这方面的资料，比较系统的全面的列举了SV的系统任务和函数的。
希望各位前辈分享！

网上下载一些例子，然后跑跑仿真就明白了。
不能只看不练习吧

找些资料看看
现在电子书比较多，了解一些基本的语法，可以和verilog做个比较

hmm................