求教clock gating的验证问题

时间：10-02 整理：3721RD 点击：

现在有一个DUT,里面有一个clock gating的设置，验证过后，功能基本是对的，但是想用function coverage或者其他方法，能不能完整的证明其设计的正确性?

用clkgate的配置参数作为功能覆盖率的采样，覆盖全了就行了吧。

回复 2# logue

请问什么是”clkgate的配置参数“?
谢谢！

上一篇：有几个小问题求助
下一篇：questasim10.4a 进行UVM实例验证

clock 相关文章：

快崩溃了，请高手指教！--Questasim6.4c clocking采样问题！

clocking block input signal cannot be driven

spyglass检查clock_reset时遇到的问题

Reference clock frequency 156.250000 is invalid for

关于clock模块的验证

Systemverilog interface与clocking定义的问题