微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > spyglass检查clock_reset时遇到的问题

spyglass检查clock_reset时遇到的问题

时间:10-02 整理:3721RD 点击:
用spyglass检查clock_reset时将TEST_MODE情况设置为value 0(在autoreset.sgdc中设置的),但是检查后发现,把test mode情况下的时钟也当成了异步时钟,这是什么原因?是不是设置不正确?该如何设置?哪位高手详细介绍一下autoclock.sgdc和autoreset.sgdc两个文件如何设置。万分感谢

help me for installation files

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top