微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > UVM如何发挥优势,在有规定输入和输出时

UVM如何发挥优势,在有规定输入和输出时

时间:10-02 整理:3721RD 点击:

小弟有一问题始终想不明白,请教高手解答:
Question:
对于UVM(或者用SV搭建)的测试平台,很大程度上是方便使用随机变量覆盖更大的测试空间,以保证设计的完备性。但是对于有些设计,输入是给定的。例如,在VIDEO模块的测试中,输入的vector和输出的vector已经被给定了,测试,使用如是的方法学进行测试,优势体现在哪里?因为目前的测试中,例如有10000条定向测测试激励,当全部仿真结束时,也基本说明了功能的正确性。而假如转到UVM,优势体现在哪里?
希望不吝赐教~

拿本基本验证书籍都有讲这个区别。

简单谈一下?

看你要不要重用了

即使说重用,比如TB给很多不同的sub module来用,但是对不同的sub module来说也要有自己的对比部分。这样,可重用的部分也就很少了。

重用分层次上的重用扩展,和模块的重用。如果你的每个模块结构各不相同,每次项目都是新模块和之前的模块没关系,或者不考虑改动和管理的成本,那就完全没必要用方法学

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top