微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > SystemVerilog中的Transaction要怎么理解

SystemVerilog中的Transaction要怎么理解

时间:10-02 整理:3721RD 点击:
小弟刚刚开始学SystemVerilog,刚刚看完《SystemVerilog for Verification》(第一版的),对Transaction这个概念不是很理解,各位前辈能跟我说说要怎么理解吗?

事务,通常是抽象的概念,如封装了一些数据,如USB packet,eth packet。

直译为事物,交易,是对数据结构的上层建模,类似tcp/ip中的分层结构,每层都有各自的数据结构,但没那么复杂与层数多

一個較上层的抽象的概念, 可不必細究底層 handshake 細節

只不过名字比较奇葩一点,你可以理解为一个事件。
无非就是发一个数据,或者收一个数据,或者收发一个数据。期间可能有握手也可能没有。
感觉是paper里的词语,平时完全不必理会。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top