微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 有关uvm interface的问题

有关uvm interface的问题

时间:10-02 整理:3721RD 点击:
看了张强写的书,对interface的撰写还是不是很懂,我要根据什么对接口引脚定义类型,有什么依据?我看了一些例程,里面有的对某个接口定义成 wire型,有的定义成bit型。谢谢

bit是二值的吧?感觉wire跟logic比较多

谢谢指点

一般都是logic,双向的时候用wire

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top