微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 关于uvm中default sequence的问题

关于uvm中default sequence的问题

时间:10-02 整理:3721RD 点击:
最近刚刚开始学uvm,设置好main_phase的default sequence后,跑环境后发现log信息里面有:
reset phase、run phase、configure phase等phase都没有指定相应的default sequence

不过环境可以运行,不知道default sequence对这些phase会不会有影响?

我在driver中使用了reset phase的。

不会。

default sequence在其他phase没有哦,只有在main_phase才有,所以其他不需要定义

恩~谢谢~还有个问题 想咨询一下如果需要定义一些必要的全局变量,各个class和sequence都可以使用,请问一般放在哪个文件里面定义?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top