微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > SV 入门 编译不过 球帮忙 囧囧囧囧囧囧囧囧囧囧囧囧囧囧

SV 入门 编译不过 球帮忙 囧囧囧囧囧囧囧囧囧囧囧囧囧囧

时间:10-02 整理:3721RD 点击:

module test();initial begin
int i;
intc[];
c=new[100];
foreach(c)
c=$urandom
end
endmodule
VCS -SV test.sv的时候,老是报出语法错误:
token is 'i'
int i;

这是为什么为什么啊?
被鄙视惨了,因为这个问题,大家们闷住,不说,我郁闷啊,谁帮我解释一下为什么为什么啊!

....foreach(c[i])
c[i] = $urandom;

这里是一个笔误,是写的urandom;提示的int i;这个有错,我实在不能理解为什么?int i;不能这样定义,还是这个定义的位置写错了?我不明白,球指点啊

module test();
int i;
intc[]=new[100];
initial begin
foreach(c[i])
begin
c[i]=$urandom();
$display("c[i]=%d",c[i]);
end
end
endmodule
可以试试,已经拿questasim run过了。顺便我想问一下,VCS编译systemverilog不是加-sverilog吗?

就是錯在这里,忘了是-sverilog了。搞得我...谢谢,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top