微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 请教slickedit配置

请教slickedit配置

时间:10-02 整理:3721RD 点击:

各位大侠有用slickedit写systemverilog的吗,小弟使用slickedit发现begin...end对不齐,但{}能对齐,如下图:

if()begin
end
if(){
}

每次都要手动调整,相当烦。怎么配置可以使得begin...end对齐:

if()begin
end
感谢不尽。

自己顶一个先。
兄弟们都不用slickedit吗?

再接再厉。

学习一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top