微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > vcs 问题求助

vcs 问题求助

时间:10-02 整理:3721RD 点击:
别人写的代码,我做验证。
别人的文件名和module名称不一致,导致的结果是
Error-[URMI] Instances with unresolved modules remain in the design.
当我把文件名改成和module一致时就没有错误了。
目前的问题是文件名不能改,请问该加什么参数才能避免这个错误呢?
用modelsim仿时又没有这个问题了,请高手指教一下啊,thanks!

我也遇到这个问题了。同求答案。

文件名不能改,module 名能改?

你是说用自动寻找源代码吧。那就强行让vcs 编译啦,跟没有风格的设计人员工作是痛苦的。

改module名吧,不改的话,综合的时候也有这个问题的。

在大家合作做一个项目的时候,风格一定要一致,比如说一个module对应一个文件,文件名和Module名一致,否则为这种问题去浪费时间debug,真的不值得

如何强行让VCS编译?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top