微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > uvm中如何添加systemc编写的参考模型

uvm中如何添加systemc编写的参考模型

时间:10-02 整理:3721RD 点击:
请问各位大神,uvm中,如何将利用systemC编写的reference module利用TLM连接到验证平台中啊?有没有相关的书籍或例子可供参考的?

看下cadence的文档吧。貌似就cadence扩展支持了e语言和systemc

cadence扩展支持了e语言和systemc

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top