微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 使用vcs,如何能避免+v2k?

使用vcs,如何能避免+v2k?

时间:10-02 整理:3721RD 点击:
新手,拿一些个.v去跑,提示syntax原因,需要添加+v2k,不知道.v文件里怎么写可以避开“verilog 2000 ieee
1364-2000 syntax used”?

那就加上+v2k这个选项啊。为啥非得避开呢。

额简单来说就是师兄之前跑别的都没问题但跑到我这里出了些岔子。不知道岔子出在哪儿不知道是不是这一点(虽然估计不是),顺便看看这个东西到底怎么改T.T

哦,夏老师那本书后面有介绍verilog2001标准的。你看下。

之前跑没问题是没有用到v2k的语法吧,你现在用到了,自然要加

加这个选项参数就是为了支持verilog以前的语法标准,这个避免不避免有什么关系吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top