微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > monitor在时钟上升沿时得到的是前一拍还是变化后的值?

monitor在时钟上升沿时得到的是前一拍还是变化后的值?

时间:10-02 整理:3721RD 点击:
monitor在时钟上升沿时得到的是前一拍还是变化后的值?

应该是变化前的值吧

1、同步采样,如果定义了default input #setup_time,则采样点在时钟沿的前#setuptime处。
2、同步采样,如果未定义default input #setup_time或setup_time值为0,则采样点在时钟沿处。
3、即使采样点在时钟沿处,且驱动点也在时钟沿处(default output #0),也是先采样,再驱动。因为在同一个time slot中,同步采样先于同步驱动。
4、同样,同步采样和异步驱动如果在同一个时间点,同步采用先于异步驱动。
5、如果是异步采样,异步采样与同步驱动、异步采样与异步驱动的情况;记不清了,以前好像仿真发现VCS和Modelsim仿真结果不一样。我好像记得在VCS下,有种情况的异步采样会采到更新后的值的。
6、小编所说的,如果驱动信号和采样信号都是同步的,那么采样值是变化前的值,无论定义的setup_time和hold_time是任何非负值。

3楼说得很详细,也很在理。对于异步采样,VCS和modelsim也存在不一样的结果。

非常感谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top