微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 没有人还在用vera吗?

没有人还在用vera吗?

时间:10-02 整理:3721RD 点击:
其实vera/RVM已经不错了,等system verilog相对稳定,各种tool都完善了再转过去不知多好。
vera很不错呀

一直在用vera.挺好用的啊.

金镇抗疲劳手链价格

nobody.
Should be replaced by systemverilog and VMM

的确如此

正在学

以前用Open Vera + RVM
半年前改用SV + VMM了

一直在用啊:)

一直在用哦:)

根据需要吧。不过说实话,语言这些东西都差不多的,你这个熟了,其他的也慢不了,呵呵

还未用过

都是 Synopsys 系统的:
Openvera+verilog ~=Systemverilog
 VMM是RVM的升级版本..........
我好想用Cadance的东西做做项目 一直没的机会

现在在用vera,但公司在推SV以后肯定会切过去

以前用Open Vera + RVM
半年前改用SV + VMM了
?
难道要转了本人新手不知何去何从

好像用的人比较少了,都用SV了。

正在学啊,感觉还挺好的啊

不知道vera发展如何?

啊大法师大法师父

刚接触vera

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top