微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > vcs +nospecify

vcs +nospecify

时间:10-02 整理:3721RD 点击:
后仿真时,请问VCS如何只对设计中的某一个模块加+nospecify,而不是对整个设计都加?
谢谢!

自己搞定,加configure file
cfgfile 里面写上:
module { module name } {noSpecify};

学习了

对某个module加specify后,
vcs提示如下
Notice: SDF annotation skipped with +nospecify.
不会是整个design都nospecify了把

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top