flip-flop仿真的奇怪现象

后仿真时，发现一个flop的Q没有跟CK同步，如不在时钟上升沿Q就发生信号跳变。
仿真时已经把所有延时都去掉了，timingcheck也去掉了。
甚至我用rtl模型来替换这个cell, 同样有这种奇怪现象，所以也不是这个standard cell的问题。
有哪位大侠遇到过这种情况吗，有哪些原因会导致这种现象?
谢谢！

最好把你的代码贴出来看看
我可以用我的仿真工具跑跑看

网表太大，贴不出

谢谢，问题解决，是有毛剌在那里一开始没注意到

.。找到问题就好