同意的网表，为啥工具不同，仿真结果也不同啊

没人帮帮忙吗?谢谢啦

如果你不检查timing， 把timingcheck关掉，
否则你应该反标时序

兄台能否详解，小弟定当洗耳恭听～～

谁能帮小弟，灰常感谢

看看vcs或者modelsim、ncverilog的命令帮助，nospecify，notimingcheck等参数的使用，hsim好像不会提示，因为它跑的是管子级的?后仿如果不sdf_annotate可能会得到错误的结果的。小编自己上网多搜搜这几个命令和参数吧，这儿几句话也说不清。

工具不同，结果不同啊,命令的使用不同

工具设置不一样吧，

还有就是前方这么会发现hold问题呢～～