微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > cell delay 为负

cell delay 为负

时间:10-02 整理:3721RD 点击:
如下图红色部分所示,为什么会有这种 -0.12的delay?不太明白。谢谢。


crosstalk 太大

同意楼上,cross太大导致过于悲观,建议你report_delay_calulation看一下详情。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top