怎么看驱动能力是否足够啊？

在数字后端的时候，怎么确定cell的输出有足够的驱动能力驱动下一级啊?
是fanout就代表的驱动能力?
但是模拟电路，说驱动能力，是说输出的电流能都驱动下一级。
可是数字后端里面，好像没对电流大小做很多关注啊，所以问问，cell输出的驱动能力到底由什么表示?

支持一下！

cell输出的驱动能力等于 (1 / R)（其中电阻R代表着PMOS导通，或者NMOS导通时的等效电阻），其中沟道宽度越大的cell（相应的面积也越大），其等效的电阻R越小，相应的驱动能力越大。
时间常数 τ = 1 /( R( C1 + C2 + C3 + C4 + ....) ) 与驱动能力密切相关，而这个值又与transition time相关。因此当驱动能力过小时，后面的fanout数量过多，那么transition time将会很大，故而无法驱动下一级cell。
以上是我的个人的理解，希望大牛指导！

个人感觉除了看transition之外还要看看之后的cap大小，如果fanout不大而后面一级报出来的cap很大，很多时候就是因为驱动不够大造成的，这种情况下这条路径上的delay会很大。
同求大牛指导！

楼上几位想太多了。
看连接cell的那条net的slew time就行了。如果slew time过大，去看看为什么大。是没有做好fanout，还是drive的net length太长。
当然，如果cell delay过大的话，说明input slew或者load有一项或者都超过了lib里look-up table的定义范围。 这些constraints在进行设计之前都可以定义在SDC或者一些command的里面。

紧紧抓住大牛的尾巴，请问下，你这种方法就是设一条max transition的constraint，然后看那些net violate了是吗?数字里面我一直困扰，这个驱动为啥没有个参数表示一下

同问，在库文件里哪个参数反映了该cell的实际驱动能力?