请问，一般PT用的SDC和ICC用的SDC有什么区别？

顶一顶

我接触的没区别，除非是前期sdc没清干净，到了STA阶段，反馈给 designer，清完sdc后再用这个sdc去跑sta。有时候在cts的时候也会提供一个单独的sdc
当然，PT里也许会更改uncertainty之类的设置，按照每个corner下的signoff标准设置

可以是一样的。pt加上propagated clock

您好，我们的名字好像
我有几个疑问，可以具体解释下吗?
第一，您说的前段没清理干净指的是什么?
第二，cts时搞出的SDC和以前的SDC有什么区别，新增加了什么?
第三，pt用的SDC有时候确实改uncertainty，好像，没记得还改了哪些
非常感谢前辈的指导

多谢前辈，请问，PR拿到SDC应该先去屏蔽掉哪些语句?因为我们这样有工程师说她一般会先把SDC清理干净再做PR，不太懂

haha,不是前辈
没清干净的sdc就是说，有的false path啊，case analysis之类的没设或者多设了，等PT report结果出来，反馈给designer，给他参考清理sdc

cts提供的sdc一般也是case analysis之类的设置，误设会导致看不到sink点。我之前就碰到过这种情况，就要求designer提供长tree时用的sdc，其他时候用正常的。具体为什么这么设置也没深究，因为毕竟数据流啊，架构啊designer比较清楚。

哈哈 ，怎么说都是前辈，
那Uncertainty呢?以40nm为例，一般在place时，设置多大?route时呢?还有最后在PT中留多大的uncertainty?

这边T40 signoff标准setup 103p, hold 72p, place时候的设置可以参考这个吧。如果想多留点余量，可以适当卡紧点

想跟您讨论下，一般PT中会给top 留一些margin吗?还是等top跑完，再和top商量，做block时要比signoff多留一些margin给top?

不太需要吧，我做的block是按照signoff标准来的，一般signoff已经留了margin了，而且top上也会以signoff标准，如果跑出来（比如IO path）发现不满足标准，block会继续修的

当block中一些timing,reg to reg受top的SI影响，可能就需要PT多留一些margin吧?
另外，修IO相关的timing,除了修改set_input/output_delay这样的约束?还有其他方法吗?没太修过

你说的SI影响，我还没遇到过，毕竟做的block简单哈哈IO的我记得陈涛小编之前讨论过，如果是cts后引起的IO假错，可以设clock latency的值，值就根据cts的结果，设一个大概平均的负值，把tree的insertion delay抵消掉...
set_clock_latency value -source [get_ports ..]