微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 综合时latch如何配置

综合时latch如何配置

时间:10-02 整理:3721RD 点击:
latch是电平触发,用使能G端的下降沿对数据D端进行setup和hold检查,请问综合时如何配置使能端才能让综合工具自动优化时序,或者如何设置约束效果好?

同求,顶一个

I thought a lot of places would not allow latches in post-synthesis netlist.Just wondering if it is common practice to avoid latches

1. latch的时钟端create_clock
2. set_clock_transition, set_clock_uncertainty -setup , set_clock_uncertainty -hold
3. set_max_time_borrow
跟普通的clk没太大差别。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top