微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > iCC中关于DEF文件的问题!

iCC中关于DEF文件的问题!

时间:10-02 整理:3721RD 点击:
在IC complier中,在data setup之后,需要导进去DEF布局文件,这个不是必须的吧?
初始设计,应该不存在DEF文件,除非第三方软件提供是吧?

不需要的,除非是scan chain 文件。
布局你可以在icc里面做啊,
当然,你若是在其他工具里面做好了布局,那恐怕就得用def文件了,

这个其实是要分情况讨论的,如果前端综合时候用了DC-T的话,是能够做一些基本的floorplan的,所以是可以导出DEF文件的,并且这种流程对后端的floorplan是很有帮助的,这种def文件是有用的,还有一种情况是你用第三方软件来floorplan,也可以直接将DEF导入到ICC中去。若不是上述情况的话是不需要DEF文件的,楼上说的扫描链也是
DEF文件,但是一般成说的综合工程师综合后输出为.SCANDEF文件。不知道这样说有没有说清楚。

明白了,谢谢高手!

多些高手

3楼正解。要是论坛里面多些3楼这样的人就好了。貌似大家都处于下软件的阶段,能
解决问题的不多。嘿嘿。

太给力了,谢谢大神

我们的FLOW基本上是enconter做好flooplan生成DEF,然后ICC读完verilog 再读def,然后是place
ICC 做floorplan 真心没enconter方便啊

我们的FLOW基本上是enconter做好flooplan生成DEF,然后ICC读完verilog 再读def,然后是place
ICC 做floorplan 真心没enconter方便啊

三楼的回答,那既没有用DC生成def,又没有在其他第三方做flooplan,就只能用ICC做了,然后生成def文件,再做place之前读入。
三楼我说的对吗?

请问,cadence能export DEF吗?看工具有这个选项,但不知道能不能导出来

mark 一下

赞!

how to hand place IO pad cells in ICC design planning,I tried reading in the design.DEF with pre-defined locations in component section
but did not work
please help

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top