微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于primerail的输入和输出文件

关于primerail的输入和输出文件

时间:10-02 整理:3721RD 点击:

像 sdc,spef这些文件到底时输入还是输出文件呢?
man一下create_rail_setup,里面说sdc和spef是一个已经存在的文件,需要读入的;
看primerail手册,里面提到:
By default, the command writes data to a directory called synopsys_rail_setup. You can
specify a directory for saving output files if you prefer. The output files that will be saved to
the directory are
• The SDC file
• The signal parasitic file (in the SPEF format)
• The Verilog netlist
• The synopsys_pr_setup.e file
到底这些是输入还是输出呢
手里现在没有软件,坐不了实验,有用过的人告知下吗

额 好吧,看完命令就理解了,怎么删帖子呢!感觉自己在灌水....

Thanks! Thanks!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top