具体什么是时钟树啊？

本菜鸟刚刚步入数字后端，大概了解时钟树是一个控制全局的始终网络，用来使电路不至于出现时钟延迟的，但具体原理还是没找到资料，有没有大侠可以出手把这个东东讲清楚一点，感谢了

实际上时钟树首先保证没有max-transition,max-capaciatnce violation在时钟网络上，然后尽可能保证任意两个末点偏移最小。

等待高手解答

不懂呀，有没有达人讲解下

满足clock skew，不至于clock到每个FF的时间差别太大～

http://bbs.eetop.cn/thread-275380-1-1.html
看看这个文档。我也在看。有什么问题相互交流

时钟树，是个由许多buffer cell平衡搭建的网状结构，它有一个源点，一般是clock input port，也有可能是design内部某一个cell output pin，然后就是由一级一级的buffer cell搭建而成，具体的多少级，根据你的设置以及所使用的单元而定，目的就是使所用终点的clock skew(一般最关心这个)、insertion delay以及transtion了，满足设计要求。

没看明白

大神们解答的不错

若skew过大，应该从哪方面入手?可以指教下吗

百度百科上面看了一下

同求！