微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 初学pt,不知道脚本有没有什么问题?

初学pt,不知道脚本有没有什么问题?

时间:10-02 整理:3721RD 点击:
小弟我最近刚入门PT,做了个实验试了下, 用的是.35工艺。现在抽出的sdf做后仿能过了。但是还是担心有没有什么问题,苦于没有人能交流,现粘贴如下:
read_milkyway -library /home/ZYG/zhaowei/LED0815/backend/test0815.mwtop
read_parasitics-pin_cap_included-format SPEF ./top
set_operating_conditions -analysis_type single -library CSM35OS142_typ
report_timing
write_sdf topafterpt1.sdf

脚本比较简单,让大家见笑了。有什么问题欢迎大家指教!

.35um 没啥timing好check的, pr工具留余量就行了,
最好的方法都在user guide里面,还有synopsis RM脚本,

小编你好!感觉官方给的脚本太复杂,现在时间比较紧张,可能来不及看。现在这个脚本里我读入mw后就不用再设置constrains了吧?我刚入门,谢了!

By default, PrimeTime reads the linked netlist and constraints from the Milkyway database

简单的说,pt只需要读入netlist, spef , sdc 就行了,不需要读mw的

嗯 ,学习了!因为ICC后端做完后有mw可读,比较方便。读入mw的话相当于是把网表和sdc都读了吧,我是这么理解的。

.35工艺PT分析的时候设置真的很简单啊,一般来说有提供的RM的

read_milkyway -library /home/ZYG/zhaowei/LED0815/backend/test0815.mwtop
---
改成:
read_verilog top.v
link_design top
read_parasitics-pin_cap_included-format SPEF ./top
---
虽然是老的工艺,但是还是需要用start RC 提取,不推荐用icc吐 spef
report_timing
---
改成 report_constraint -all -nos
注意 hold timing的violation.

学习了!多谢指导!

foundry没有给啊,是用synopsys solvnet上的RM?

.35 , .25 . .18 这些 用icc,edi 做signoff就行了,多加点margin,不需要pt,ets出来帮忙的

嗯 学习力 多谢版大!

谁有 calibrestart rc分享一份吧

紫薯布丁

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top