会工艺文件的，或者做过standard cell的大侠们请指教！
具体情况是这样，用的是TSMC18rf的PDK+ TSMC 0.18μm Process Low-Power 1.8-Volt SAGE-X TM Standard Cell Library（用作参考）。我现在具体的做法是这样的
1、将参考库的lef导入，在dump出一套工艺文件，但这套工艺文件包含了tsmc18rf.tf的内容，很多都跟数字库无关甚至冲突。
2、按照参考库画完layout，区别在于mos管直接用的pdk里面的pmos2v , nmos2v。
3、abstract generate 打开自己做的库，按部就班 pins、extract、Abstract、verify。
现在问题出来了，且不说前三个步骤因为工艺文件不对就折腾了好久，终于勉强没错误了（警告暂时不理），verify又是警告错误一大通。大多是工艺文件不对。似乎这工艺文件还非得自己重头到尾该一边，我汗。
各位做过standard cell的大侠，请告诉我此路到底可行否?能否搞到一份合法的工艺文件?有没更可行的办法?
我同事做过，我在旁边打酱油了（因为我刚入职），明天我去请教下?
其实用不着verify这个步骤
在abstract完了以后 直接export lef就可以了
然后你再打开你的std.lef检查有啥问题就行了
同意楼上看法！
要避免Tech file的问题，我觉得如果比较简单的话,你可以试试看
1. 在你的virtuoso library中，先把你做好的cell导出GDS文件，注意layer mapping
2. 用标准的Tech LEF导入abstract，产生一个library
3. 把GDS 导入到abstract的library中
4. 根据标准的流程，做pin，extract, abstract, dump LEF
首先，感谢3楼一目了然的建议，直接看lef 文件确实能大致验证，但不敢盲下结论啊！
5楼的做法真是独出心裁，我怎么没想到呢?赶紧试试。谢谢了！
首先，感谢3楼一目了然的建议，直接看lef 文件确实能大致验证，但不敢盲下结论啊！
5楼的做法真是独出心裁，我怎么没想到呢?赶紧试试。谢谢了！
为什么TSMC的扩区部分PDIFF和NDIFF，而是统一用DIFF表示?还有，PIMP和NIMP这两层起什么作用?由于用了tsmcrf PDK里面的两个mos管，现在作map不知道到底要映射那几层?还请大侠再指点以下?
感谢你啊
标准单元库还可以自己做啊?一直以为都是从厂家得来的呢.看来对后端还没入门啊
你的库做出来了吗?用virtuoso做的cell是吗?做library template 和 cell template了吗?
似乎感觉你做自己的库还需要到处lef文件，但是没有导出，你只是导出的TSMC.18库的lef.
谢谢分享
什么是DIFF, PDIFF,NDIFF?各位能否帮忙解答一下?