微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于place前后timing差别很大的问题

关于place前后timing差别很大的问题

时间:10-02 整理:3721RD 点击:
在做一个只有std cell的项目,通过DCT综合出网表,一直到place前,timing基本都是收敛的,但是place之后timing变差,通过group_path效果也不好,想请问下:1.是什么原因导致place前后timing差别很大?大概相差300ps(注意只有std cell没有macro)
2.在group_path效果不好的情况下,用什么办法去优化?(CTS之后发现也没有skew可借)

求指点下,别沉了啊

说的太笼统了,有细节path可看吗?

你这个问题问得太大了,place timing不好可能由很多问题引起。
congestion,floorplan,constrait等等,都可能引起timing问题。
没有统一的方法去优化timing,你需要做的是分析是什么原因造成的timing问题,再做出调整。
另外根据你的项目回答一下,place之前timing都没有问题,如果你没有跑错什么命令的话,应该是congestion 或者trans cap等DRC造成的。

具体还是要看下是什么原因导致timing变差

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top