icc drc 问题

初学后端 做一个数字模块的后端，4层 metal，有大量DRC和LVS错误DRC错误主要在 Metal1 打开图形化界面
minWidth 如下图，如果我没看错cell pin 和 via 应属于同一个net 为何会产生DRC?

spacing如下图，为何会产生如下走线?

请教几个问题
1 如何设置 或者如何修这类DRC?
2 产生大量DRC 是因为布线资源不够吗?我的cell utilization 70%多一点，4层走线是不是比较紧张，所以造成大量DRC?
3 此外我也发现 有不少端口 没连接，估计也是走线走不出来 造成的吧?

补充一下 我在脚本中 不同布线阶段有如下命令
route_group -all_clock_nets -search_repair_loop 15
set_route_opt_strategy -search_repair_loop 10
route_search_repair -loop 10
但似乎对DRC 没有什么帮助