微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于ICC create_fp_placement的问题

关于ICC create_fp_placement的问题

时间:10-02 整理:3721RD 点击:
在做ICC布局优化的时候碰到了这样一个问题,麻烦大家帮忙解决一下~谢谢
运行的代码如下:
set_fp_placement_strategy -auto_grouping high -macros_on_edge on -sliver_size 10 -virtual_IPO on -congestion_effort medium
create_fp_placement -timing_driven -no_hierarchy_gravity
create_pad_rings
set_fp_macro_options [all_macro_cells] -legal_orientation {S N}
set_keepout_margin -type hard -all_macros -outer {10 10 10 10}
set_dont_touch_placement [all_macro_cells]
save_mw_cel -as floorplan_placed
set_fp_rail_constraints -add_layer-layer METAL6 -direction vertical -max_strap 250 -min_strap 245 -max_width 2.000 -min_width 1.000 -spacing 2.000
set_fp_rail_constraints -add_layer-layer METAL5 -direction horizontal -max_strap 250 -min_strap 245 -max_width 1.000 -min_width 0.900 -spacing 3.000
set_fp_rail_constraints-set_ring -nets{VDD VSS VDD VSS VDD VSS}-horizontal_ring_layer { METAL5 } -vertical_ring_layer { METAL6 } -ring_max_width 15 -ring_min_width 10 -ring_spacing 3 -ring_offset 3 -extend_strap core_ring
set_fp_rail_constraints -set_global
synthesize_fp_rail-nets {VDD VSS} -synthesize_power_plan -power_budget 30
commit_fp_rail
preroute_instances
preroute_standard_cells -fill_empty_rows -remove_floating_pieces
analyze_fp_rail-nets {VDD VSS} -power_budget 30
save_mw_cel -as floorplan_pns
set_pnet_options -complete "METAL6 METAL5"
create_fp_placement -timing_driven -no_hierarchy_gravity
当我执行完以上命令后出现这个问题,不知道是什么原因



尝试过把电源网改得很疏松或者是在create_floorplan的时候把利用率从60%降低到了40%也不行
求助各位大大 不知道要怎么改呢?

也有可能是带进去了placement blockage或者有的地方没有row
感觉是std cell没有地方摆,查下为什么,或者干脆先做placeopt再补电源

die size 太小了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top