ICC使用中的三个问题

1。加spare单元的时候想将加入的spare单元的输入端接TIElo，该如何处理呢?我用insert_spare_cells来处理的。但是看文档上并没有涉及到spare单元输入端的连接的命令。我用connect_net来处理，但是也没有达到目的。哪位大侠指点一二呀
2。在encounter中，如果想将在正式place前在一些pin端口处加一些buf，可以用ecoAddRepeater，用脚本处理。在ICC中是不是用insert_buffer就可以呢?
3。根据前端人员反馈信息，ICC在PR后得到的网表，端子顺序和DC后的网表的端子顺序不一致。但encounter就不存在这个问题，不知ICC在中是否有什么设定可以避免这个问题?
欢迎讨论发言

1. insert_spare_cell不是有-tie 选项么，自动tie到 1‘b0 ，
2. 没错， insert_buffer = ecoAddRepeater ,size_cell = ecoChangeCell ,
3. 啥叫端子， IO 端口 ?这个有啥顺序

tool会自己帮你tie掉input floating的cell的.只是看连到VSS,还是连到tielow上..

1.如果让它接到tielo上呢?
2。我在place前在部分端口处加buffer，在ICC中怎么不好使呢?buffer是强制加上了，但是最后发现连线的时候并没有把这部分buffer连接进去
3。就是module定义里面的io的顺序。ICC中出来的verilog和DC出来的不一致。encounter就不存在这个问题。有没有方法避免呢?

我没用-tie，它自己就是一个floating net
是否可以这样理解，如果不用-tie,之后可以用connect_net将它接到想要接的net上?
或者用-tie，然后用connect_tie_cells将它接到tielo单元上?就能实现spare输入端子接到tielo吧
所用的连线如何控制呢?
之前没具体处理过这种情况，不咋会……
还有最终lvs验证的时候，这部分spare单元需要在lvs用网表中专门针对添加么?ICC能导出来带spare的verilog netlist么?

还有一个额外的问题，在encounter中有个preplace opt，可以将前端过来的一些buffer都拿掉，然后根据具体的物理情况去摆放单元。
在ICC中这个preplace opt的过程是怎么执行的呢?是否place_opt中就能实现呢?还是需要用remove_buffer_tree -all呢?

icc的 spare cell flow如下：
1. insert_spare_cells-tie ,这样输入pin 全是自动tie 到 SNPS-LOGIC0/ SNPS-LOGIC1上，
用下 derive_pg_connections-tie，这个自动会变成tie net，
后面用 connect_tie_cells ,所有的pin就 tie 到 tie cell上了，
2. spread_spare_cells均匀分布，然后legaliz_placement ,
出的verilog 自动带spare cell的，因为他们连到tie cell了，

icc的insert_buffer很好用啊，自动创建net，cell，而且是
自动放在加的pin的旁边，不需要了另外指定，
然后route的时候肯定能route的， 你可以加完了 查下 netconnecttion，

icc write verilogport顺序我重来没关心过，这个不重要，
也从来没有FE说这个port顺序重要，

icc很好用的，估计你现在在从edi转到icc，很多不适应 我也理解

没错， icc里面算place_opt的一个部分， 你也可以看到很多buffer被删除了，
以前的AHFS （automatic high fanout synthesis）会先删除原来的，然后重新做buffer tree，
因此不需要单独的干预

如果比较高级的控制，是用 remove_buffer_tree/create_buffer_tree , 来做，
这个只是针对place_opt没做好 或者单独的定制化的应用，

多谢小编这么详细的解答，我再试试
感觉ICC必须面面俱到才行，encounter有些定义坐标不准，它也知道自己调整，可ICC就不行
活到老学到老呀……

encounter简直就是乱得一把，感觉

这个样子呀，明白了，自己也只是猜个大概，交流一下就更明白了

还有ICC中怎么感觉它把tiehi，tielo单元的级别弄得很低，把这些单元都挤到边边角角处了，离着要连接的端子都很远，这样子没问题么?默认的wirelength是100，可明显大很多！
encounter还算挺老实

connect_tie_cells 要控制max_fanout , 我一般选10 ，有时候是1 ，
一般来说是靠近 tie pin的，我的都是这样的，
可以做完了检查下

我用的是4

厉害

学习了

学习了

小编解答详细！学习了！

学习了！

多谢分享

有用synopsys的吗，讨论一下啊

nowadays, a lot of APR switch to innovus(newer version of encounter) from ICC/ICC2, especially more advanced node, like 10nm or 7nm