微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > pt_shell 报出unable to resolve reference ...什么原因?

pt_shell 报出unable to resolve reference ...什么原因?

时间:10-02 整理:3721RD 点击:
pt_shell 报出unable to resolve reference读进去的verilog代码是一个.v,并且包含了所有的模块,不存在模块的缺失问题啊。

link以后,会告诉你具体哪个unable to resolve reference

您好,请问您这个问题是怎么解决的啊,求告知

您好!unable to resolve reference这个问题解决了吗。

这个肯定是你代码的问题, 你好好的检查下

我读进去的.v是综合出来的门级网表文件,感觉应该没问题啊。
而且除了这个之外,同时还报了 module XXXXXXis not used in the current design
请问您有什么建议吗?

make sure you read in with right formatverilog?
ddc?

what is module xxxxx
if could be one of your sub-modules without correctly linked library

后来发现错误了,是link_library少了*。
不过还是多谢!

link -f 看信息,把缺少的库补全

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top