微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 后仿问题求助

后仿问题求助

时间:10-02 整理:3721RD 点击:
我在进行sdf反标后仿时,在vcs配置文件中加了“overlap”开关项,但编译时依然会报Warning :“Negative timing check Did not converge”。请问这个问题应该如何解决?

我也碰到这样的问题,试了好多option都没用,好像overlap根本没起作用。

请问该问题解决了吗?我也遇到了该问题

请问问题解决了吗,我也出现了这种情况

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top