微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 数字偷规则

数字偷规则

时间:10-02 整理:3721RD 点击:
大家好,听说数字Layout为了节省面积,采取一个手段叫偷规则。
请问知道的人能否详细介绍下如何个偷法?是否是牺牲良率。

我是这样理解的:fab的很多规则都是有比较大的余量的,所以有些数字的layout可以适当违法规则。但不是所有规则都是可以违反的,要看在工艺的哪个步骤。个人认为cont via 大小是一定不变的,但是metal 包 cont可以根据情况来减小。
典型的例子就是sram 。举例来说:smic 0.18um 0.13um 的sram 里面的很多地方都是有drc 违反的,但是良率不一定会被牺牲。

顶起~不知道什么时候能偷啊。是经验决定的么?

偷了以后,foundry还让流片吗?

如果design 违反design rule ,只要后果都是自负的 ,foundry是可以给流片的。
如果是mpw就没有关系,主要是量产之后,出现良率的问题,而且是不知道原因的良率问题就比较麻烦了。
说到经验,想起一位老大说过的话:经验就是你做过!
所以这里也不敢说哪些可以偷,哪些不可以偷。具体的如何偷,还是要和foundry的相关工程师沟通。
如果不是很在乎面积的话,最好还是按照design rule 来。当然大公司有钱除外!

想来和foundry工程师沟通他们会用模棱两可的话来搪塞吧。

赞同,foundry应该多半会含糊其辞,

其实在foundry里面的很多工程师自己也不知道哪些改偷。
只有那些工艺的设计者才有把握知道是否可以修改,改多少。
foundry里面的工程师大部分都是按照流程做事,没有太多发挥余地。

谢谢朋友的回答。希望更多的人参与进来讨论。
之所以要去偷规则,当然是因为要压缩面积。不考虑面积大家都会老老实实的按照规则来了。
关于foundry的服务:我也感同身受啊,foundry的支持人员基本上都是模棱两可。而且很多你问的问题,他们不通过邮件形成文字来回答你,一般直接打电话和你讨论。呵呵,估计他们也没有办法,要规避风险啊

foundry卖的是wafer,当然是希望你的die越大他赚得越多.



电话里讨论的还能指望稍稍带一些偏向性的建议。正式的邮件才可怕。不过将心比心 如果是我,未经验证或者内部验证的事情 即使是默认的经验值也不能明晃晃的留出去,风险是自己的

顶啊,想知道

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top