clone cell

一般发生在icg上吧。我遇到的是这样的。
如果一个FF的timing十分紧，为了timing能过，clock要尽量的小，而把FF ck直接连到icg后边还不能满足timing，可以考虑clone icg，然后再缩clock latency，当然了，icg的E端要跟克隆的一致哇，不然逻辑就不对了。

后端基本上都不会去改ICG的连接关系。增加了ICG，做LEC还能过吗?还有一种改法是改ICG深度来解决timing问题，都涉及LEC的问题。有对LEC熟悉的能解释下哪种情况下LEC可以过。